# SEMICONDUCTOR LIGHT EMITTING DEVICE, ITS MANUFACTURING METHOD, AND ITS PACKAGING METHOD

Publication number: JP2004088083 **Publication date:** 2004-03-18

Inventor:

**UEDA TETSUZO; YURI MASAAKI** 

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

esp@cenet document view

H01L33/00; H01L33/00; (IPC1-7): H01L33/00

- European:

Application number: JP20030175716 20030620

Priority number(s): JP20030175716 20030620; JP20020183919 20020625


Report a data error here

### Abstract of JP2004088083

PROBLEM TO BE SOLVED: To make heat dissipation good, enhance electrostatic breakdown voltage, and contrive an improvement in emission efficiency and a reduction in series resistance with respect to a semiconductor light emitting device comprising a compound semiconductor, especially a GaN base semiconductor.

COPYRIGHT: (C)2004, JPO

SOLUTION: A light emitting diode device 10 has a device structure 11 including at least two layers of semiconductor layers possessing different conductive types from each other. On the device structure 11, a p-side electrode 15 comprising an ITO and having translucency is formed, and a bonding pad 16 is formed in a part of region on the p-side electrode 15. On the opposite surface of the p-side electrode 15 in the device structure 11, a n-side electrode 17 comprising Ti/Au is formed. On the other hand, a metal film 18 by gilding of about 50 [mu]m in thickness is formed having the Au layer of the n-side electrode 17 as an underlying layer.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

特開2004-88083 (P2004-88083A)

(43) 公開日 平成16年3月18日 (2004.3.18)

(51) Int.Cl.<sup>7</sup>
HO1L 33/00

FΙ

テーマコード(参考)

HO1L 33/00

С

5F041

### 審査請求 未請求 請求項の数 33 〇L (全 30 頁)

(21) 出願番号 (22) 出願日 (31) 優先權主張番号	特願2003-175716 (P2003-175716) 平成15年6月20日 (2003.6.20) 特願2002-183919 (P2002-183919)	(71) 出願人	000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地
(32) 優先日	平成14年6月25日 (2002.6,25)	(74) 代理人	100077931
(33) 優先権主張国	日本国 (JP)		弁理士 前田 弘
	•	(74) 代理人	100094134
			弁理士 小山 廣毅
		(74) 代理人	100110939
			弁理士 竹内 宏
		(74) 代理人	100113262
		•	弁理士 竹内 祐二
		(74) 代理人	100115059
			弁理士 今江 克実
		(74) 代理人	100117710
			弁理士 原田 智雄
•			最終頁に続く

(54) 【発明の名称】半導体発光素子、その製造方法及びその実装方法


#### (57)【要約】

【課題】化合物半導体、特にGaN系半導体がらなる半 導体発光素子に対して、その放熱性を良好とすると共に 静電耐圧を増大し、さらに発光効率の向上と直列抵抗の 低減とを図る。

【解決手段】発光ダイオード素子10は、互いに異なる 等電型を持つ少なくとも2層の半導体層を含む素子構造 体11を有し、該素子構造体11の上にはITOからな る透光性を有するP側電極15が形成され、該P側電極 15の上の一部の領域にはポンディングパッド16が形 成されている。素子構造体11におけるP側電極15の 反対側の面上にはTi/AuからなるN側電極17が形 成され、一方、N側電極17のAu層を下地層として、 厚さが約50umの金めっきによる金属膜18が形成さ れている。

【選択図】

図1



### 【特許請求の範囲】

### 【請求項1】

互いに異なる導電型を持つ少なくとも2つの半導体層を含む半導体積層膜と、

前記半導体積層膜の一方の面上に形成された第1の電極と、

前記半導体積層膜の前記一方の面と対向する対向面上に形成された第2の電極と、

前記第1の電極又は前記第2の電極と接するように形成され、前記半導体積層膜の膜厚よりも大きいが等しい膜厚を有する金属膜とを備えていることを特徴とする半導体発光素子

#### 【請求項2】

前記半導体積層膜は、V族元素に窒素を含むIII-V族化合物半導体がらなることを特徴とする請求項1に記載の半導体発光素子。

【請求項3】

前記金属膜の膜厚は10μm以上であることを特徴とする請求項1又は2に記載の半導体 発光素子。

【請求項4】

前記金属膜は、金、銅叉は銀からなることを特徴とする請求項 1 又は 2 に記載の半導体発 光素子。

【請求項5】

前記金属膜はめっきにより形成されていることを特徴とする請求項1又は2に記載の半導体発光素子。

【請求項6】

前記金属膜は、前記半導体積層膜の反対側部分に触点が300℃以下である金属層を含むことを特徴とする請求項1又は2に記載の半導体発光素子。

【請求項7】

前記金属層は錫を含むことを特徴とする請求項6に記載の半導体発光素子。

【請求項8】

前記第1の電極及び第2の電極のうち、前記金属膜と接するように形成された電極は、前記半導体積層膜がら発光される光に対して90%以上の反射率を有していることを特徴とする請求項1又は2に記載の半導体発光素子。

【請求項9】

前記第1の電極及び第2の電極のすち、前記金属膜と接するように形成された電極は、金、白金、銅、銀及びロジウムのすちの少なくとも1つからなる単層膜、又はこれらのすちの2つ以上を含む積層膜からなることを特徴とする請求項1、2又は8のいずれか1項に記載の半導体発光素子。

【請求項10】

前記半導体積層膜と前記金属膜との間に形成され、誘電体又は半導体からなるミラー構造体をさらに構え、

前記ミラー構造体は、前記半導体積層膜から発光される光に対して90%以上の反射率を 有していることを特徴とする請求項1、2又は8のいずれか1項に記載の半導体発光素子

【請求項11】

前記ミラー構造体は、酸化シリコン、酸化チタン、酸化ニオプ、酸化タンタル及び酸化八フニウムのうちのいずれか、又は窒化アルミニウムがリウムインジウム( $A_X G_{0,y} I_{1-x-y} N$ )(但し、 $0 \le x, y \le 1$ 、 $0 \le x + y \le 1$  である。)を含み、前記半導体積層膜からの発光波長に対する屈折率が周期的に変化するように形成されていることを特徴とする請求項10に記載の半導体発光素子。

【請求項12】

前記第1の電極及び第2の電極のうち、前記半導体積層膜に対して前記金属膜の反対側に 設けられた電極は、透光性を有していることを特徴とする請求項1に記載の半導体発光素 子。 20

10

30

【請求項13】

前記第1の電極及び第2の電極のすち、前記半導体積層膜に対して前記金属膜の反対側に設けられた電極は、インジウム錫酸化物からなるが、又は膜厚が20mm以下のニッケルを含む金属からなることを特徴とする請求項1に記載の半導体発光素子。

【請求項14】

前記半導体積層膜と前記金属膜との間で且つせの側部に形成され、誘電体からなる電流狭窄膜をさらに備えていることを特徴とする請求項1に記載の半導体発光素子。

【請求項15】

単結晶からなる基板上に、互りに異なる導電型を持つ少なくとも2つの半導体層を含む半導体積層膜を形成する工程(の)と、

前記基板を前記半導体積層膜がら分離する工程(6)と、

前記半導体積層膜の一方の面上に第1の電極を形成し、前記半導体積層膜の前記一方の面と対向する対向面上に第2の電極を形成する工程(c)と、

前記第1の電極及び第2の電極のすちの一方の上に金属膜を形成する工程(d)とを構えていることを特徴とする半導体発光素子の製造方法。

【請求項16】

前記半導体積層膜は、V族元素に窒素を含むIII-N族化合物半導体がらなることを特徴とする請求項15に記載の半導体発光素子の製造方法。

【請求項17】

前記工程(6)において、

前記基板における前記半導体積層膜の反対側の面から、前記基板を透過し且つ前記半導体積層膜の一部に吸収される波長を有する照射光を照射して、前記半導体積層膜の内部に前記半導体積層膜の一部が分解してなる分解層を形成することにより、前記基板を前記半導体積層膜から分離することを特徴とする請求項15又は16に記載の半導体発光素子の製造方法。

【請求項18】

前記工程(b)において、

前記基板を研磨により除去することにより、前記基板を前記半導体積層膜から分離することを特徴とする請求項15又は16に記載の半導体発光素子の製造方法。

【請求項19】

前記工程(の)は、

前記半導体積層膜の一部を形成した後、前記基板における前記半導体積層膜の反対側の面から、前記基板を透過し且つ前記半導体積層膜に吸収される波長を有する照射光を照射することにより、前記半導体積層膜の一部の内部に前記半導体積層膜が分解してなる分解層を形成する工程と、

前記分解層を形成した後、前記半導体積層膜の一部の上に、前記半導体積層膜の残部を形成する工程とを含むことを特徴とする請求項15又は16に記載の半導体発光素子の製造方法。

【請求項20】

前記照射光は、パルス状に発振するレーザ光であることを特徴とする請求項17又は19 40 に記載の半導体発光索子の製造方法。

【請求項21】

前記照射光は、水銀ランプの輝線であることを特徴とする請求項17又は19に記載の半導体発光素子の製造方法。

【請求項22】

前記照射光は、前記基板の面内をスキャンするように照射することを特徴とする請求項 17 又は 19 に記載の半導体発光 寮子の製造方法。

【請求項23】

前記照射光は、前記基板を加熱しながら照射することを特徴とする請求項17又は19に記載の半導体発光素子の製造方法。

10

20

30

#### 【請求項24】

前記工程(な)と前記工程(も)との間に、

前記半導体積層膜の上に誘電体又は半導体からなる積層膜を形成した後、形成した積層膜をパターニングする工程(e)をさらに備え、

前記工程(c)において、前記第1の電極及び第2の電極のうちのいずれか一方を、パターニングされた前記積層膜の上に形成し、

前記工程(ん)において、前記金属膜は、パターニングされた前記積層膜の上に形成した 電極の上に形成することを特徴とする請求項15又は16に記載の半導体発光素子の製造 方法。

### 【請求項25】

前記工程(c)において、前記基板を前記半導体積層膜から分離した後に、前記第1の電極及び第2の電極のうちの他方を、前記半導体積層膜における前記積層膜の反対側の面上に形成することを特徴とする請求項24に記載の半導体発光素子の製造方法。

#### 【請求項26】

前記工程(な)と前記工程(も)との間に、

- 前記半導体積層膜を構成する材料と異なる材料がらなり、前記半導体積層膜を保持する膜 ☆状の第1の保持部材を前記半導体積層膜に貼り合わせる工程(f)と、 \_\_\_\_\_

前記工程(6)よりも後に、前記第1の保持部材を前記半導体積層膜から剥離する工程( 多)とをさらに備えていることを特徴とする請求項15又は16に記載の半導体発光素子 の製造方法。

### 【請求項27】

前記工程(3)の前に、前記第1の保持部材とは特性が異なる膜状の第2の保持部材を、前記半導体積層膜における前記第1の保持部材の反対側の面上に貼り合わせる工程(h)と、

前記工程(3)よりも後に、前記第2の保持部材を前記半導体積層膜から剥離する工程(i)とをさらに備えていることを特徴とする請求項26に記載の半導体発光素子の製造方法。

#### 【請求項28】

前記第1の保持部材又は前記第2の保持部材は、高分子材料フィルム、半導体がらなる単 結晶基板又は金属板であることを特徴とする請求項26又は27に記載の半導体発光素子 の製造方法。

### 【請求項29】

前記高分子材料フィルムは、その貼り合わせ面に加熱により剥離可能な接着材層が設けられていることを特徴とする請求項28に記載の半導体発光素子の製造方法。

#### 【請求項30】

前記工程(c)よりも前に、前記半導体積層膜の上に誘電体がらなる電流狭窄膜を選択的に形成する工程(j)をさらに備えていることを特徴とする請求項15又は16に記載の半導体発光素子の製造方法。

### 【請求項31】

単結晶からなる基板上に、互りに異なる導電型を持つ少なくとも2つの半導体層を含む半 40 導体積層膜を形成する工程(a、)と、

前記半導体積層膜を構成する材料と異なる材料からなり、前記半導体積層膜を保持する膜状の保持部材を前記半導体積層膜に貼り合わせる工程(6)と、

前記半導体積層膜を前記保持部材と共にダイシングを行なって、それぞれ個辺化された前記保持部材に保持された状態の複数のチップを作製する工程(c)と、

前記保持部材に保持された前記各チップに対してダイスポンディングを行なった後、前記保持部材を前記各チップから剥離する工程(d)とを構えていることを特徴とする半導体発光素子の実装方法。

#### 【請求項32】

前記保持部材は、高分子材料フィルムであることを特徴とする請求項31に記載の半導体

10

20

30

発光素子の実装方法。

【請求項33】

前記高分子材料フィルムは、その貼り合わせ面に加熱により剥離可能な接着材層が設けられていることを特徴とする請求項32に記載の半導体発光素子の実装方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、短波長発光ダイオード素子等の半導体発光素子、その製造方法及びその実装方法に関する。

[0002]

【従来の技術】

一般式がBzAI×Ga1-×-y-zInyN1-v-wAS、Pw(但し、×・y・z・V・Wは、0≤×≤1・0≤×≤1・0≤×+y+z≤1・0≤×<1・0≤×+y+z≤1・0≤×<1・0≤×+y+z≤1・0≤××+y

[0003]

これまで、Gan系半導体は他のワイドギャップ半導体と同様に、結晶成長法による成長が困難であったが、最近になって有機金属気相成長(Metal Organic Chemical Vapor Deposition: MOCVD)法を中心とする結晶成長技術が大きく進展したため、前述の発光ダイオード素子が実用化されるに至っている。【0004】

ところで、結晶成長層(エピタキシャル層)の成長用基板として、窒化ガリウム(GaN)からなる基板を作製することは容易ではなく、従って、シリコン(Si)又はヒ化ガリウム(GaAS)のように、基板自体への製造プロセスを行なえず、また基板上のエピタキシャル層も同一材料からなる基板上への成長を行なえなりため、一般にはエピタキシャル層と異なる材料を基板に用りたヘテロエピタキシャル成長を行なっている。

[0005]

これまでに最も広く用いられ、最も優れたデバイス特性を示しているのがサファイアを基板として成長したGのN系半導体である。サファイアの結晶構造はGのN系半導体と同っ六方晶系であり、しかも熱的に極めて安定であるため、1000℃以上という高温を必要とされるGのN系半導体の結晶成長に適している。従って、従来は、主にサファイアからなる基板上に成長したGのN系半導体層に対して発光ダイオード素子の高輝度化及び発光効率の改善が図られてきた。例えば、高輝度化を図るには、GのN系半導体にあける結晶性を良好とし非発光再結合を抑制することにより内部量子効率を向上させることと、光の取り出し効率を改善することとの2点が重要である。

[0006]

前述したように、近年結晶成長技術が大いに進展した結果、内部量子効率の向上は限界に近づきつつあるため、最近では光の取り出し効率の向上が重要な課題となってきている。 【0007】

以下、従来の光の取り出し効率の改善を図る2つの手法について図面を参照しながら説明する。

10

20

30

40

[0008]

(第1の従来例)

図18に示すように、第1の従来例に係る発光ダイオード素子は、例えばMOCVD法に より、サファイアからなる基板101の上に、n型AIGaNからなるn型半導体層10 2 と、InGaNからなる活性層103と、P型A | GaNからなるP型半導体層104 とを順次成長する。続いて、ドライエッチングによりn型半導体層102の一部を選択的 に露出し、露出したり型半導体層102の上に、Ti/AI がらなるり 側電極106を形 成する。また、P型半導体層104の上には、厚さが10nm程度がそれ以下のNi/A 以からなる透明P側電極107を形成し、透明P側電極107上の一部の領域にAIから なるポンディングパッド108を形成する(特許文献1参照)。

[0009]

このように、第1の従来例に係る発光ダイオード素子は、透明P側電極107を用いるこ とにより、活性層103から出射される例えば波長が470mmの青色の発光光はその大 部分が透明 P 側電極 1 0 7 を透過して外部へ取り出されるため、高輝度発光が可能である 。せれでも、基板101側への発光光は十分には取り出されなりため、発光効率の改善に は限界がある。

[ 0 0 1..04]

(第2の従来例)

図19に示すように、第2の従来例に係る発光ダイオード素子は、保護ダイオード付きサ プマウント118の上面に、P型半導体層104を対向させて実装する、いわやるフリッ プチップ実装されてなり、サファイアからなる基板101を通して発光光を取り出してい る(特許文献 2 参照)。ここで、 P 型半導体層104のサプマウント118との対向面に は、NiからなるP側電極110か形成されており、該P側電極110とサブマウント1 13との間、及びn側電極106とサプマウント113との間には、それぞれA9からな るパンプ111が形成されている。ここでは、サファイアからなる基板101が絶縁性材 料であるため、静電耐圧が小さり。従って、サージ電圧が印加された場合に、サージ電流 **がチップを流れなりように保護ダイオード付きのサプマウント118を用いている。** 

また、パンプ111を構成するA分は青色光に対して高反射率を有するため、この高反射 率を有する電極構造とフリップチップ実装とによって、活性層103からの例えば波長が 470mmの青色の発光光はその大部分がパンプ111で反射された後に、基板101を 透過して外部に取り出される。従って、高輝度発光が可能である。また、保護ダイオード 付きサプマウント118を用いていることから、静電耐圧が大きくなっている。

[0012]

[0011]

【特許文献1】

特開平07-94782号公報

【特許文献2】

特開平11-191641号公報

【特許文献3】

特開2001-274507号公報

【特許文献4】

特開2001-313422号公報

[0013]

【発明が解決しようとする課題】

しかしながら、前記第1の従来例及び第2の従来例に係る発光ダイオード素子は、そのい ずれもがサファイアからなる基板101上に形成されており、サファイアは熱伝導性が比 較的に低く放熱性が劣るため、高出力動作の限界点が低いという問題がある。

[0014]

また、サファイアは絶縁性であり静電耐圧が低いため、第2の従来例のようにサージ対策 用の保護ダイオード素子を設ける必要がある等、実装コストが大きくなるという問題もあ 10

. 77

20

30

40

₹.

[0015]

さらに、基板101が導電性を持たないことから、n側電極とP側電極とを基板101に対して同一面(上面)側に形成する構成しか採り得ず、両電極を基板101を挟んで互いに対向するように設けることができない。その結果、ダイオード素子として直列抵抗が大きくなってしまい、動作電圧が大きくなるという問題がある。

[0016]

本発明は、前記従来の問題に鑑み、化合物半導体、特にGのN系半導体からなる半導体発 光素子に対して、その放熱性を良好とすると共に静電耐圧を増大し、さらに発光効率の向 上と直列抵抗の低減とを図ることを目的とする。

10

[0017]

【課題を解決するための手段】

前記の目的を達成するため、本発明は、半導体発光素子を、活性層を含む化合物半導体からなる半導体積層膜の表面及び裏面に互いに対向する対向電極を形成し、対向電極の一方に比較的に厚膜の金属膜を設ける構成とする。さらに、対向電極のうち金属膜と接する一方の電極材料には活性層からの発光光に対する反射率が高い材料を選択し、且つ他方の電極材料には透光性材料を選択するか又はその平面寸法を可能な限り小さくする。

[0018]

具体的には、本発明に係る半導体発光素子は、互いに異なる導電型を持つ少なくとも2つの半導体層を含む半導体積層膜と、半導体積層膜の一方の面上に形成された第1の電極と、半導体積層膜の一方の面と対向する対向面上に形成された第2の電極と、第1の電極又は第2の電極と接するように形成され、半導体積層膜の膜厚よりも大きいが等しい膜厚を有する金属膜とを備えている。

20

[0019]

本発明の半導体発光素子によると、互いに異なる導電型を持つ少なくとも2つの半導体層を含む半導体積層膜が成長した基板を除去し、代わりに、半導体積層膜の膜厚よりも大きいが等しい膜厚を有する金属膜を設けることにより、基板を残した場合における該基板による発光光の吸収を抑制できる。その結果、半導体積層膜における金属膜の反対側の面がらより多くの発光光を取り出すことが可能となる。また、基板を除去して比較的厚膜の金属膜を設けるため、直列抵抗を低減できる上に、放熱性が大幅に改善され且つ静電耐圧が大きくなる。その上、金属膜と接する電極に高反射材料を用いた場合には発光効率を増大することが可能となる。

30

[0020]

本発明の半導体発光素子において、半導体積層膜はV族元素に窒素を含む I I I - V族化合物半導体からなることが好ましい。このようにすると、V族元素に窒素を含む I I I - V族化合物半導体、すなわち I I I - V族窒化物半導体は、サファイア等の異種基板を用いる場合が多いため、該異種基板を除去する効果は極めて大きい。

[0021]

本発明の半導体発光素子において、金属膜の膜厚は10μm以上であることが好ましい。 【0022】

40

本発明の半導体発光素子において、金属膜は金、銅又は銀からなることが好ましい。このようにすると、金、銅及び銀はいずれも熱伝導率が大きいため、放熱性がより向上するので、さらなる大出力動作を確実に行なえるようになる。

[0023]

本発明の半導体発光素子において、金属膜はめっきにより形成されていることが好ましい。このようにすると、金属膜を短時間で且つ再現性良く形成できるため、高出力動作が可能な半導体発光素子を低コストで実現できる。

[0024]

本発明の半導体発光素子において、金属膜は、半導体積層膜の反対側部分に触点が300℃以下である金属層を含むことが好ましい。このようにすると、半導体発光素子をパッケ

ージ又はリードフレームにダイスホンディングする場合に、触点が300℃以下の金属層は半田材として機能するため、わざわざ半田材を用いる必要がなくなるので、再現性良く且つ低コストで発光素子のダイスポンディングを行なうことができる。

[0025]

0.0

この場合に、金属層は錫を含むことが好ましい。

[0026]

本発明の半導体発光素子において、第1の電極及び第2の電極のうち金属膜と接するように形成された電極は、半導体積層膜がら発光される光に対して90%以上の反射率を有していることが好ましい。このようにすると、光の取り出し効率が向上するため、発光素子の高輝度化を実現できる。

[0027]

本発明の半導体発光素子において、第1の電極及び第2の電極のうち金属膜と接するように形成された電極は、金、白金、鋼、銀及びロジウムのうちの少なくとも1つからなる単層膜、又はこれらのうちの2つ以上を含む積層膜からなることが好ましい。このようにすると、半導体積層膜から発光される光に対して90%以上の反射率を有する電極を確実に形成することができる。

[0028]

本発明の半導体発光素子は、半導体積層膜と金属膜との間に形成され、誘電体又は半導体 からなるミラー構造体をさらに備え、ミラー構造体は、半導体積層膜から発光される光に 対して90%以上の反射率を有していることが好ましい。このようにすると、ミラー構造 体は、反射率が大きい単体の材料からなる電極と比べて光の取り出し効率が高いため、発 光素子の高輝度化を実現できる。

[0029]

この場合に、ミラー構造体は、酸化シリコン、酸化チタン、酸化ニオプ、酸化タンタル及び酸化八フニウムのうちのいずれか、又は窒化アルミニウムガリウムインシウム(AIxGaxIni-x-y N)(但し、0≤×、y≤1、0≤×+y≤1である。)を含み、半導体積層膜からの発光波長に対する屈折率が周期的に変化するように形成されていることが好ましい。このようにすると、ミラー構造体を構成する各層ごとの屈折率差が大きくなるため、層数を減らしても反射率が大きいミラー構造体を得ることができる。

[0080]

本発明の半導体発光素子において、第1の電極及び第2の電極のうち半導体積層膜に対して金属膜の反対側に設けられた電極は、透光性を有していることが好ましい。このようにすると、半導体積層膜から発光される発光光が透光性を有する電極を通して取り出されるので、光の取り出し効率が改善される。

[0031]

また、本発明の半導体発光素子において、第1の電極及び第2の電極のうち半導体積層膜に対して金属膜の反対側に設けられた電極は、インジウム錫酸化物からなるが、又は膜厚が20mm以下のニッケルを含む金属からなることが好ましい。このようにすると、透光性を有する電極を確実に形成することができる。

[0032]

本発明の半導体発光素子は、半導体積層膜と金属膜との間で且つせの側部に形成され、誘電体がらなる電流狭窄膜をさらに備えていることが好ましい。

[0033]

本発明に係る半導体発光素子の製造方法は、単結晶からなる基板上に、互いに異なる導電型を持つ少なくとも2つの半導体層を含む半導体積層膜を形成する工程(の)と、基板を半導体積層膜から分離する工程(b)と、半導体積層膜の一方の面上に第1の電極を形成し、半導体積層膜の一方の面と対向する対向面上に第2の電極を形成する工程(c)と、第1の電極及び第2の電極のうちの一方の上に金属膜を形成する工程(d)とを備えている。

[0034]

10

20

30

本発明の半導体発光素子の製造方法によると、基板上に互いに異なる導電型を持つ少なとも2つの半導体層を含む半導体積層膜を形成し、総いて基板を半導体積層膜の一方の面とに第1の電極を形成し、半導体積層膜の一方の面とに第1の電極を形成し、半導体積層膜の一方の面とに第1の電極及び第2の電極のうちの一方の正定金属膜を形成する。このように、半導体積層膜を形成した基板を半導体積層膜のから上で金属膜を形成したを半導体積層膜にあける金属膜を形成の面側からより多くの発光光を取り出すことができるようになる。また、基板に代えて半導体積積層膜の上に電極を介在させて金属膜を設けるため、半導体積層膜にあける直列抵抗を低減できる上に、放熱性を大幅に改善で手且つ静電耐圧が大きくなる。

[0035]

本発明の半導体発光素子の製造方法において、半導体積層膜はV族元素に窒素を含むIII-V族化合物半導体がらなることが好ましい。

[0036]

本発明の半導体発光素子の製造方法は、工程(b)において、基板における半導体箱層膜の反対側の面から、基板を透過し且つ半導体積層膜の一部に吸収される波長を有する照射光を照射して、半導体積層膜の内部に半導体積層膜の一部が分解してなる分解層を形成することにより、基板を半導体積層膜から分離することが好ましい。このようにすると、基板の面積が比較的に大きい場合であっても、基板と半導体積層膜とを再現性良く分離することができる。

[0037]

また、本発明の半導体発光素子の製造方法は、工程(6)において基板を研磨により除去することにより、基板を半導体積層膜から分離することが好ましい。このようにすると、基板の面積が比較的に大きい場合であっても、低コストで半導体積層膜を分離することができる。

[0038]

本発明の半導体発光素子の製造方法において、工程(の)は、半導体積層膜の一部を形成にもた後、基板における半導体積層膜の反対側の面から、基場を透過して一部の反対側の面がら、基場を透過して、単導体積層膜の内体ででは、半導体積層膜の内体ででは、一部の上に半導体積層膜の一部で形成する工程と、分解層を形成はまして、半導体積層膜の一部が分解をできまる。このため、全部がしてなるかがでは、半導体積層膜の一部が分解をできまる。このため、分解層を形成の発酵をできまる。と、半導体積層膜の一部が分解をできまる。このため、分解層を形成の発酵をできまる。と、半導体積層膜の形式をできまる。このため、半導体積層膜の残断で、半導体積層膜の発がでは、半導体積層膜の発がで、半導体積層膜の発がで、半導体積層膜の発がで、半導体発の光素子を得をできなるので、デバイス構造の結晶性が良好となり、高輝度の半導体発光素子を得てとが可能となる。

[0089]

基板に照射する照射光はパルス状に発振するレーザ光であることが好ましい。また、照射光は水銀ランプの輝線であることが好ましい。このようにすると、光源にパルス状に発振するレーザ光を用いた場合には、光の出力パワーを著しく増大させることができるため、半導体積層膜の分離が容易となる。また、光源に水銀ランプの輝線を用いた場合には、光の出力パワーではレーザ光に劣るものの、スポットサイズをレーザ光の場合よりも大きくできるため、照射工程におけるスループットが向上する。

[0040]

また、 関射光は基板の面内をスキャンするように関射することが好ましい。 このようにすると、 比較的に面積が大きい基板であっても、 光源のピームサイズに影響されることなく 半導体積層膜がら基板を分離することができる。

[0041]

また、照射光は基板を加熱しながら照射することが好ましい。このようにすると、結晶成長後の冷却時に生じる半導体積層膜と基板との熱膨張係数の差、及び両者の格子不整合に

10

20

30

40

20

30

40

50

よる半導体積層膜中に生じるストレスが穏和されるため、基板を分離する際に半導体積層膜に生じるクラックを防止することができる。

[0042]

[0043]

この場合に、工程(c)において、基板を半導体積層膜がら分離した後に、第1の電極及び第2の電極のうちの他方を、半導体積層膜における積層膜の反対側の面上に形成することが好ましい。

[0044]

本発明の半導体発光素子の製造方法は、工程(の)と工程(も)との間に、半導体積層膜を構成する材料と異なる材料からなり、半導体積層膜を保持する膜状の第1の保持部材を半導体積層膜に貼り合わせる工程(f)と、工程(b)よりも後に、第1の保持部材を半導体積層膜から剥離する工程(身)とをさらに備えていることが好ましい。このようにすると、半導体積層膜の一部に分解層を形成する際における膜中のストレスの緩和過程で、半導体積層膜に発生するクラックを抑制することができる。その結果、基板の面積が比較的に大きい場合であっても、半導体積層膜にクラックを発生させることなく基板を分離することができる。

[0045]

この場合に、本発明の半導体発光素子の製造方法は、工程(3)の前に、第1の保持部材とは特性が異なる膜状の第2の保持部材を、半導体積層膜における第1の保持部材の反対側の面上に貼り合わせる工程(k)と、工程(3)よりも後に、第2の保持部材を半導体積層膜から剥離する工程(ⅰ)とをさらに備えていることが好ましい。このようにすると、半導体積層膜から基板を分離した後でも、半導体積層膜の任意の面上への電極形成や金属膜に対するパターニングが可能となる。

[0046]

[0047]

この場合の高分子材料フィルムは、その貼り合わせ面に加熱により剥離可能な接着材層が設けられていることが好ましい。このようにすると、高分子材料フィルムを剥離する際に、半導体積層膜上に接着材層が残留するという不具合がなくなるため、半導体積層膜からの高分子材料フィルムの剥離を容易に且つ確実に行なえるようになる。

[0048]

本発明の半導体発光素子の製造方法は、工程(c)よりも前に、半導体積層膜の上に誘電体がらなる電流狭窄膜を選択的に形成する工程(j)をさらに備えていることが好ましい

[0049]

本発明に係る半導体発光素子の実装方法は、単結晶からなる基板上に、互りに異なる導電型を持つ少なくとも2つの半導体層を含む半導体積層膜を形成する工程(c)と、半導体

積層膜を構成する材料と異なる材料からなり、半導体積層膜を保持する膜状の保持部材を 半導体積層膜に貼り合わせる工程(6)と、半導体積層膜を保持部材と共にダイシングを 行なって、それぞれ個辺化された保持部材に保持された状態の複数のチップを作製する工程(c)と、保持部材に保持された各チップに対してダイスポンディングを行なった後、 保持部材を各チップから剥離する工程(む)とを構えている。

[0050]

本発明の半導体発光素子の実装方法によると、半導体積層膜の膜厚が例えば数μm以下と極めて小さい場合でも、膜状の保持部材を半導体積層膜に貼った状態でダイスポンディングを行なえるため、極めて薄い半導体発光素子を実装することが可能となる。

[0051]

本発明の半導体発光素子の実装方法において、保持部材は、高分子材料フィルムであることが好ましい。

[0052]

本発明の半導体発光素子の実装方法において、高分子材料フィルムは、その貼り合わせ面に加熱により剥離可能な接着材層が設けられていることが好ましい。

[0053]

【発明の実施の形態】

(第1の実施形態)

本発明の第1の実施形態について図面を参照しながら説明する。

[0054]

図1は本発明の第1の実施形態に係る半導体発光索子であって、青色又は緑色等の短波長 発光が可能な発光ダイオード素子の断面構成を示している。

[0055]

図1に示すように、第1の実施形態に係る発光ダイオード素子10は、複数の半導体層を含む素子構造体11を有している。

[0056]

素子構造体11の上にはインジウム(In)と錫(Sn)とを含む酸化物(ITO)からなる透光性を有するP側電極15が形成され、該P側電極15の上の一部の領域には金(Au)からなるポンディングパッド16が形成され、また、素子構造体11におけるP側電極15の反対側の面上にはチタン(Ti)と金(Au)との積層体からなるn側電極17が形成されている。

[0057]

素子構造体11は、n型の窒化アルミニウムガリウム(AIGのN)からなるn型半導体層12と、該n型半導体層12の上に形成された窒化インジウムガリウム(InGのN)からなる活性層13と、該活性層13の上に形成されたP型の窒化アルミニウムガリウム(AIGのN)からなるP型半導体層14とから構成されている。ここで、活性層13は例えば量子井戸構造を有していても良い。活性層13において生成された例えば波長が470nmの青色発光光は、Ti/Auからなるn側電極17により反射され、ITOからなるP側電極15を透過して外部に取り出される。

[0058]

第1の実施形態の特徴として、n側電極17におけるn型半導体層12の反対側(下側)のAu層を下地層として、厚さが約50μmの金めっきによる金属膜18が形成されている。

[0059]

このように、第1の実施形態によると、発光ダイオード素子10を構成する素子構造体11のn型半導体層12に、活性層13からの発光光に対する反射率が90%以上となるように設けられた金属からなるn側電極17か形成されている。これにより、活性層13から出射される発光光はn側電極17により反射され、透光性を有するP側電極15を通して取り出されるため、光の取り出し効率を大幅に向上することができる。

[0060]

50

40

10

その上、n側電極17における素子構造体11の反対側の面上には、単結晶からなる基板に代えてAuからなる金属膜18を設けているため、活性層13で生じた熱は金属膜18を介して外部に放熱される。このように、GaN系半導体からなる素子構造体11を成長させる単結晶基板に代えて金属膜18を設けていることにより、素子構造体11の放熱性が格段に向上するため、本実施形態に係る発光ダイオード素子10は高出力動作を確実に行なえるようになる。また、サファイアのような絶縁性基板を有さないため、静電耐圧性も向上する。

[0061]

なお、金属膜18の厚さは10μm以上であれば良く、またその材料も金(Au)に限られない。例えば、銅(Cu)又は銀(A3)のような熱伝導率が高い材料であれば良く、またこれらの合金でもよい。

10

[0062]

また、金属膜18と接するn側電極17は、チタン(Ti)と金(Au)との積層構造に限られず、金(Au)、白金(Pt)、銅(Cu)、銀(A3)及びロジウム(Rh)のうちの少なくとも1つからなる単層膜、又はこれらのうちの2つ以上を含む積層構造としても良い。

[0.063]

また、透光性を有するP側電極15はITOに限られず、ニッケル(Ni)と金(Au)とからなり、併せた厚さが20nm以下の積層体を用いてもよい。

[0064]

20

以下、前記のように構成された発光ダイオード素子10の製造方法について図面を参照しながら説明する。

[0065]

図 2 ( a. ) ~ 図 2 ( d. ) 及 び 図 3 ( a. ) ~ 図 3 ( d. )は 本 発 明 の 第 1 の 実 施 形 態 に 係 3 発 光 ゲ イ オ ー ド 素 子 の 製造 方 法 の 工 程 順 の 断 面 構 成 を 示 し て い る 。

[0066]

まず、図2(の)に示すように、例えば有機金属気相成長(MOCVD)法により、ウエハ状のサファイア(単結晶AI2O3)がらなる基板20の主面上に、n型AIGのNがらなるn型半導体層12、InGのNがらなる活性層13及びP型AIGのNがらなるP型半導体層14を順次成長することにより、n型半導体層12、活性層13及びP型半導体層14を含む素子構造体11を形成する。

30

[0067]

ここで、 [表 1] に示すように、 素子構造体 1 1 は、基板 2 0 と n 型半導体層 ( n 型 ク ラッド層) 1 2 との間にパッファ 層及び n 型コンタクト層を設け、活性層 1 3 を量子井戸構造とし、P 型半導体層 ( P 型 ク ラッド層) 1 4 の上にP 型コンタクト層を設ける構成が好ましい。

[0068]

【表 1 】

名称	組成	厚さ
p型コンタクト層	p-GaN	0. 5 μ m
p型クラッド層 (p型半導体層)	p-Ålo. 1Gao. 9N	100nm
活性層	Ino. 35Gao, 65N	2nm ·
n型クラット゚層 (n型半導体層)	n-Alo. 1Gao. 9N	100nm
n型コンタクト層	n-GaN	. 3 μ m
ハ・ッファ層	- GaN	30nm
基板	サファイア	_

20

#### [0069]

[表1] において、公知のように、基板20上に形成するGのNからなるパッファ層は、基板温度を比較的に低温の例えば550℃として、基板20とパッファ層の上に成長する
n型コンタクト層等のエピタキシャル層との格子不整合を緩和する。なお、n型半導体層
1 2 等のエピタキシャル層の成長時には、基板温度を1020℃程度に設定する。また、
n型ドーパントには、例えばシラン(SiH4 )を原料とするシリコン(Si)を用い
、P型ドーパントには、例えばピスシクロペンタジエニルマグネシウム(CP2 M3)を原料とするマグネシウム(M3)を用いる。

30

### [0070]

続いて、素子構造体11の上に、例えばRFスパッタ法によりITO膜を堆積し、堆積したITO膜をパターニングしてP側電極15を形成する。さらに、形成したP側電極15の上に、例えば電子ピーム蒸着法により、Auからなる電極形成膜を蒸着し、蒸着した電極形成膜に対してP側電極15の一部分を覆すようにパターニングを行なって電極形成膜からポンディングパッド16を形成する。なお、ここでは、電極形成膜の膜厚は500mm以上とすることが好ましい。また、ITO膜と電極形成膜とのパターニングは同時に行なってもよい。

[0071]

40

次に、図2( 6)に示すように、P側電極15及びボンディングバッド16を含む素子構造体11の上に、可塑性に優れる膜状の保持部材、例えば厚さが約100μmの高分子フィルムからなる保持膜41を接着する。ここで、保持膜41には、その保持面に加熱により発泡して接着力が低下する接着削層を設けた、例えばポリエステルからなる高分子により発泡して接着力が低下する接着削層を設けた、例えばポリエステルからなる。保持膜41を用いることにより、後工程において、保持膜41を剥離する際に、素子構造体11上に接着削層が残ってしまい、電気的な接触不良等が11を剥離する際に、素子構造体11上に接着削層が残ってしまい、電気的な接触不良等が10反対側の面から、ベルス状に発振する波長が355mmであるYAG(イットリの反対側の面から、ベルス状に発振する波長が355mmであるYAG(イットリアルミニウム、ガーネット)レーサの第3高調波光を基板20をスキャンするように照射する。照射されたレーサ光は、基板20では吸収されず、素子構造体11、すなわちn型

[0072]

次に、図2(c)に示すように、塩酸(HCl)等を用いたウエットエッチングによって 熱分解層を溶触することにより、素子構造体11から基板20を分離して除去する。基板 20の分離方法には、光照射による熱分解層を形成しその熱分解層を溶触して行なう方法 以外にも、基板20を化学的機械研磨法により基板を除去する方法がある。

[0073]

続いて、基板20を除去された素子構造体11におけるn型半導体層12の活性層13の 反対側の面上に、例えば電子ピーム蒸着法により、Ti/Auからなるn側電極17を形成する。続いて、金めっき法により、n側電極17の上に、該n側電極17のAu層を下 地層として厚さが約50μmの金属膜18を成膜する。

[0074]

次に、図2(d)に示すように、金属膜18及びn側電極17における素子構造体11のチップ分割領域と対応する部分を選択的にエッチングして、n型半導体層12におけるチップ分割領域を露出する。第1の実施形態においては、基板20の分離工程、n側電極17及び金属膜18の各成膜工程、及び該n側電極17及び金属膜18に対するエッチング工程は、素子構造体11の基板20の反対側の面上に保持膜41を設けた状態で行なうため、素子構造体11の膜厚が例えば5μm程度と極めて薄り構成であっても、何ら不具合を生じることなく実施することができる。

[0075]

次に、図3( $\alpha$ )に示すように、保持膜41に保持された素子構造体11における金属膜18からの露出領域(ダイシング領域)をダイシングプレード50を用いて切断する。このとき、保持膜41をも同時に切断する。これにより、図3(b)に示すように、ウエハ状態の素子構造体11から、n側電極17には比較的厚膜の金属膜18が設けられ、P側電極15には保持膜41が接着された、例えば300μm角の発光ダイオードチップを得る。

[0076]

次に、図3(c)に示すように、チップ状に分割された保持膜41の上面をコレット51 により吸着し、鉛(Pb)及び錫(Sn)からなる半田材21によりパッケージ22の実 装位置にポンディングする。

[0077]

次に、図3(d)に示すように、ホンディングの際にチップを例えば200℃程度に加熱する。これにより、保持膜41には加熱されて発泡する接着剤が塗布されており、加熱により保持膜41の接着剤の接着力が弱まるため、コレット51によって保持膜41は素子構造体11から容易に剥がすことができる。

[0078]

このように、第1の実施形態においては、加熱により剥離が容易となる保持膜41を接着した状態でダイスポンディングを行なうため、素子構造体11の厚さが約50μm程度のチップであっても、ダイスポンディングを容易に且っ確実に行なうことができる。

10

20

30

40

[0079]

なお、金属膜18の少なくとも下部に、例えば触点が約280℃の金(Au)及び錫(8n)からなる合金をめっきにより形成すると、半田材21を用いる必要がなくなる。

[0080]

以上説明したように、第1の実施形態に係る製造方法によると、高輝度で、放熱性及び静 電酎圧に優れ且つ直列抵抗が小さい発光ダイオード素子10を得ることができる。

[0081]

(製造方法の一変形例)

第1の実施形態においては、素子構造体11を作製した後に、レーザ光を照射して基板2 0と素子構造体11との間に金属がリウムを含む熱分解層を形成したが、これに限られず、以下のような製造方法を用いてもよい。

10

[0082]

具体的には、基板20上にGのN系半導体からなる下地層を成長した後に光照射を行なって、基板20と下地層との間に熱分解層を形成する。続いて、熱分解層が形成された下地層の上に素子構造体11を再成長して形成する。

[0083]

一でのようにすると、素子構造体11は、下地層の上に該下地層と基板20との間に結晶構造を持たない熱分解層が介在した状態で成長するため、GのN系半導体からなる下地層及び素子構造体11は、基板20との熱膨張係数の差の影響を受けにくくなる。その結果、素子構造体11における結晶性が向上すると共に、クラック及び結晶欠陥等の発生が低減する。

20

[0084]

なお、基板20を下地層から分離して除去するには、下地層に対して再度レーザ光等を照射するが、又は熱分解層を例えばHCI等によりエッチングしてもより。

[0085]

(第2の実施形態)

以下、本発明の第2の実施形態について図面を参照しながら説明する。

[0086]

図4は本発明の第2の実施形態に係る半導体発光素子であって、育色又は緑色等の短波長発光が可能な発光ダイオード素子の断面構成を示している。図4において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

30

[0087]

図4に示すように、第2の実施形態に係る発光ダイオード素子10は、素子構造体11を構成するn型半導体層12における活性層13の反対側(上側)の面上に、チタン(Ti)とアルミニウム(AI)との積層体からなり、ポンディングパッドを兼ねるn側電極17Aが選択的に形成されている。P型半導体層14における活性層13の反対側(下側)には、白金(Pt)と金(Au)との積層体からなり、活性層13からの発光光に対する反射率が90%以上となるように設けられたP側電極15Aが形成されている。また、P側電極15Aにおける外側のAu層を下地層として、厚さが約50umの金めっきされた金属膜18が形成されている。

40

[0088]

第2の実施形態の特徴として、素子構造体11の周縁部におけるP型半導体層14とP側電極15Aとの間には、例えば酸化シリコン(SiO₂) からなる電液狭窄膜23を設けている。これにより、素子構造体11の側端面を通ってリークするリーク電流を低減できるため、発光素子の発光効率が向上する。

[0089]

このように、第2の実施形態によると、発光ダイオード素子10を構成する素子構造体11の下側に、活性層13からの発光光に対する反射率が90%以上となるように設けられた金属からなるP側電極15Aが形成されている。これにより、活性層13から出射される発光光はP側電極15Aにより反射され、n型半導体層12におけるn側電極17Aが

20

30

40

50

設けられていない。部分を通して取り出されるため、光の取り出し効率を大幅に向上することができる。

[0090]

その上、 P 側電極 1 5 A における素子構造体 1 1 の反対側(下側)の面上には、単結晶からなる基板に代えて金属膜 1 8 を設けているため、活性層 1 3 で生じた熱は金属膜 1 8 を介して外部に放熱される。このように、G a N 系半導体からなる素子構造体 1 1 を成長させる単結晶基板に代えて金属膜 1 8 を設けていることにより、放熱性が格段に向上するため、本実施形態に係る発光ゲイオード素子 1 0 の高出力動作が可能となる。また、サファイアのような絶縁性基板を有さないため、静電耐圧性も向上する。

[0091]

なお、金属膜18と接するP側電極15Aは、白金(Pt)と金(Au)との積層構造に限られず、金(Au)、白金(Pt)、銅(Cu)、銀(A3)及びロジウム(RL)のうちの少なくとも1つからなる単層膜、又はこれらのうちの2つ以上を含む積層構造としても良い。

[0092]

[0093]

図5(丸)~図5(c)乃至図7(丸)~図7(c)は本発明の第2の実施形態に係る発 光ゲイオード素子の製造方法の工程順の断面構成を示している。

[0094]

まず、図5(の)に示すように、第1の実施形態と同様に、MOCVD法により、ウエハ状のサファイアからなる基板20の主面上に、n型AIGのNからなるn型半導体層12、InGのNからなる活性層13及びP型AIGのNからなるP型半導体層14を順次成長することにより、n型半導体層12、活性層13及びP型半導体層14を含む素子構造体11を形成する。

[0095]

統いて、素子構造体11、すなわちP型半導体層14の上に、例えば気相堆積(CVD)法により、膜厚が約300mmの酸化シリコンからなる電流狭窄形成膜を堆積する。統いて、堆積した電流狭窄形成膜に対して例えばフッ化水素酸(HF)を用いたウエットエッチングを行なって、電流狭窄形成膜から素子構造体11の発光領域を露出する開口部を持つ複数の電流狭窄膜23を形成する。その後、電子ピーム蒸着法により、各電流狭窄膜23及びP型半導体層14における電流狭窄膜23からの露出領域を含む全面にわたって、厚さが約50mmのPt層と厚さが約200mmのAu層とからなるP側電極15Aを形成する。

[0096]

次に、図 5 ( b ) に示すように、金めっき法により、 P 側電極 1 5 A の上に、該P 側電極 1 5 A のA u 層を下地層として厚さが約 5 0 u m の金属膜 1 8 を成膜する。

[0097]

次に、図5(c)に示すように、金属膜18の上に、可塑性に優れる膜状の保持部材、例えば厚さが約100μmの高分子フィルムからなる第1の保持膜42を接着力が低いてする。第1の保持膜42には、その保持面に約120℃の加熱により発泡して接着力が低て、存着着削層を設けた、例えばポリエステルからなる高分子フィルムを用いる。統いてする接着削層を設けた、例えばポリエステルからなる高分子ス状に発振する波長か855mmであるYAGレーザの第3高調波光を基板20をスキャンするように照射する。前述しているあるYAGレーザの第3高調波光を基板20では吸収されず、素子構造体11、すなわちに、照射されたレーザ光の吸収により、「型半導体層12はちのにより、「型半導体層12はちの基板20との界面にあいて原子同士の結合が切断されて、基板20と「型半導体層12との間に金属がリウムを含む熱分解層(図示せず)が、成される。なお、照射するレーザ光の光源には、YAGレーザの第3高調波光に代えて、

波長が248nmであるKFFエキシマレーザ光を用いてもよい。さらには、レーザ光源に代えて、波長が365nmである水銀ランプの輝線を用いてもよい。

[0098]

次に、図6(の)に示すように、塩酸等を用いたウエットエッチングによって熱分解層を溶離することにより、素子構造体11から基板20を分離して除去する。続いて、基板20を除去された素子構造体11におけるの型半導体層12の活性層13の反対側の面上に、例えば電子ピーム蒸着法により、膜厚が約50mmのTiと膜厚が約800mmのAIとの積層膜を蒸着し、蒸着した積層膜に対して、素子構造体11の発光領域を部分的に覆うようにパターニングを行なって、積層膜からボンディングパッドとしても機能するm側電極17Aを形成する。

*117 - 24 7 6 6* 

[0099]

次に、図6(b)に示すように、n側電極17Aを含めn型半導体層12の上に、例えば厚さが約100μmの高分子フィルムからなる第2の保持膜48を接着する。第2の保持膜43には、その保持面に約170℃の加熱により発泡して接着力が低下する接着削層を設けた、例えばポリエステルからなる高分子フィルムを用いる。

[0100]

次に、第1の保持膜42及び第2の保持膜48により、保持された素子構造体11を約120℃に加熱する。この約120℃の加熱により、第1の保持膜42に設けられた接着削層が発泡して金属膜18との間の接着力が低下するため、図6(c)に示すように、第1の保持膜42は金属膜18かち容易に分離される。このとき、金属膜18の表面には第1の保持膜42の接着剤が残るおそれはなり。

[0101]

次に、図7(の)に示すように、金属膜18における素子構造体11のチャプ分割領域と対応する部分、すなわち電流狭窄膜28の上側部分を選択的にエッチングして、P側電極15Aにおけるチャプ分割領域を露出する。第2の実施形態においても、基板20の分離工程、N側電極17Aの各成膜工程は素子構造体11に第1の保持膜42を設けた状態で行ない、金属膜18に対するエッチング工程は、素子構造体11に第2の保持膜48を設けた状態で行なうため、素子構造体11の膜厚が例えば5μm程度と極めて薄り構造であっても、何ら不具合を生じることなく実施することができる。

[0102]

次に、図7(b)に示すように、第2の保持膜43に保持されたP側電極15Aにおける金属膜18からの露出領域(ダイシング領域)及ひその下方をダイシングプレード50を用いて切断する。これにより、各素子構造体11は、平面サイズが例えば300μm角の発光ダイオードチップを得る。このとき、第2の保持膜43に対してはその途中までを切断する。

[0103]

次に、図7(c)に示すように、第2の保持膜43を約170℃に加熱することにより、第2の保持膜43に設けられた接着削層が発泡して各チップとの間の接着力が低下するため、第2の保持膜43から各チップが容易に剥離する。その後は、後工程であるゲイスホンディング等の組み立て工程で実装される。

[0104]

以上説明したように、第2の実施形態に係る製造方法によると、高輝度で、放熱性及び静電耐圧に侵れ且つ直列抵抗が小さい発光ダイオード素子10を得ることができる。

[0105]

(第2の実施形態の一変形例)

以下、本発明の第2の実施形態の一変形例について図面を参照しながら説明する。

[0106]

図 8 ( $\alpha$ ) ~ 図 8 ( $\alpha$ ) は本発明の第 2 の実施形態の一変形例に係る発光ダイオード素子であって、図 8 ( $\alpha$ ) は断面構成を示し、図 8 ( $\alpha$ ) はチップ表面の走査型電子顕微鏡( 8 c  $\alpha$  n n i n 9 Electron MicroscPe: SEM)による顕微鏡写真

10

20

30

40

を示し、図8(c)は発光状態にあるチップ表面の写真を示している。また、図8(a)において、図4に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

[0107]

本変形例は試作例であって、図8(の)に示すように、素子構造体11の n 型半導体層12Aには n 型GのNを用い、活性層13Aには I n GのNがらなる多重量子井戸構造を用い、P 型半導体層14Aには P 型GのNを用いている。ここで、チップの平面サイズは300μm角である。

[0108]

n型半導体層12Aの上には、発光領域の中央部分にTi/Auの積層体からなるn側電極17が設けられている。P側電極15BにはPtを用い、該P側電極15Bの案子構造体11の反対側の面上には、Ti/Auからなるめっき下地層24を設けている。

[0109]

図9に本変形例に係る発光ダイオード素子10の発光スペクトルの測定結果を示す。図9のグラフに示すように、動作電流を増加させるにつれて、活性層18Aに対して垂直な方向に共振するいわゆる垂直共振器作用による複数のピークが現われる。

[0110]

(第3の実施形態)

以下、本発明の第3の実施形態について図面を参照しながら説明する。

[0111]

図10は本発明の第3の実施形態に係る半導体発光素子であって、 青色又は緑色等の短波 長発光が可能な発光ダイオード素子の断面構成を示している。図10において、図4に示 す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

[0112]

第3の実施形態に係る発光ダイオード素子を構成する素子構造体11は、 n 型半導体層12における活性層13の反対側の面上に、例えばITOからなり透光性を有するn 側電極17Bか設けられ、該n 側電極17B上の一部の領域にはA u からなるポンディングパッド16が形成されている。

[0113]

ここで、活性層13は例えば量子井戸構造を有していても良い。活性層13において生成された例えば波長が470mmの青色発光光は、Pセ/AuからなるP側電極15Aにより反射され、ITOからなるm側電極17Bを透過して外部に取り出される。

[0114]

このように、第3の実施形態によると、発光ダイオード素子10を構成する素子構造体11の下側に、活性層13からの発光光に対する反射率が90%以上となるように設けられた金属からなるP側電極15Aが形成されている。これにより、活性層13から出射される発光光はP側電極15Aにより反射され、n型半導体層12に設けられた透光性を持つn側電極17Bを通して取り出されるため、光の取り出し効率を大幅に向上することができる。

[0115]

せの上、P側電極15Aにおける索子構造体11の反対側(下側)の面上には、単結晶がらなる基板に代えて金属膜18を設けているため、活性層13で生じた熱は金属膜18を介して外部に放熱される。このように、GのN系半導体からなる素子構造体11を成長させる単結晶基板に代えて金属膜18を設けていることにより、放熱性が格段に向上するため、本実施形態に係る発光ダイオード素子10の高出力動作が可能となる。また、サファイアのような絶縁性基板を有さないため、静電耐圧性も向上する。

[0116]

以下、前記のように構成された発光ダイオード素子10の製造方法について図面を参照しながら説明する。

[0117]

50

10

20

30

30

50

図11(a)~図11(c)乃至図13(a)~図13(c)は本発明の第3の実施形態に係る発光ダイオード素子の製造方法の工程順の断面構成を示している。

[0118]

· 25 11 .

まず、図11(ん)に示すように、MOCVD法により、ウエ八状のサファイアからなる基板20の主面上に、n型AIGのNからなるn型半導体層12、InGのNからなるE 性層13及びP型AIGのNからなるP型半導体層14を順次成長することにより、n型半導体層12、活性層13及びP型半導体層14を含む素子構造体11を形成する。

[0119]

次に、図11(b)に示すように、素子構造体の11のP型半導体層14の上に、例えば厚さが約100μmの高分子フィルムからなる第1の保持膜42を接着する。こでで、第1の保持膜42には、その保持面に約120℃の加熱により発泡して接着力が低下する接着削層を設けた、例えばポリエステルからなる高分子フィルムを用いる。続いて、基板20に対して素子構造体11の反対側の面から、パルス状に発表が355mmであるYAGレーザの第3高調波光を基板20をスキャンするように照射する。前述ちれを表で、照射されたレーザ光は、基板20では吸収されず、素子構造体11、すなわ方に大照射されたレーザ光は、このレーザ光の吸収により、ハ型半導体層12は局所的に発熱し、該ハ型半導体層12はその基板20との界面にあいて原子同士の結合が切断されて、該ハ型半導体層12との間に金属がリウムを含む熱分解層(図示せず)が形成を基板20とハ型半導体層12との間に金属がリウムを含む熱分解層(図示せで、ないで、ない、照射するレーザ光の光源には、YAGレーザの第3高調波光に代えて、波長が365mmである水銀ランプの輝線を用いてもよい。

[0120]

次に、図11(c)に示すように、塩酸等を用いたウエットエッチングによって熱分解層を溶触することにより、素子構造体11から基板20を分離して除去する。続いて、基板20を除去された素子構造体11における n 型半導体層12の活性層13の反対側の面上に、例えばRFスパッタ法によりITO膜を堆積し、堆積したITO膜をパターニングしてn側電極17Bを形成する。さらに、形成したn側電極17Bの上に、例えば電子ピーム蒸着法により、Auからなる電極形成膜を蒸着し、蒸着した電極形成膜に対してn側電極17B上の一部分を覆うようにパターニングを行なって、電極形成膜からポンディングパッド16を形成する。なお、電極形成膜の膜厚は500mm以上とすることが好ましい。また、ITO膜と電極形成膜とのパターニングは同時に行なってもよい。

[0121]

次に、図12(の)に示すように、ポンディングパッド16及びn 側電極17Bを含むn型半導体層12の上に、例えば厚さが約100μmの高分子フィルムからなる第2の保持膜48 を接着する。第2の保持膜48には、その保持面に約170℃の加熱により発泡して接着力が低下する接着削層を設けた、例えばポリエステルからなる高分子フィルムを用いる。

[0122]

[0124]

次に、第1の保持膜42及び第2の保持膜43により保持された素子構造体11を約12 ○℃に加熱する。この約120℃の加熱により、第1の保持膜42に設けられた接着削層 が発泡して素子構造体11のP型半導体層14との間の接着力が低下するため、図12( b)に示すように、第1の保持膜42はP型半導体層14から容易に分離される。このと き、P型半導体層14の表面には第1の保持膜42の接着削が残るおそれはなり。 【0123】

次に、図12(c)に示すように、電子ピーム蒸着法により、P型半導体層14の上に全面にわたって、厚さが約50mmのP 七層と厚さが約200mmのAu層とからなるP側電極15Aを形成する。続いて、金めっき法により、P側電極15Aの上に、該P側電極15AのAu層を下地層として厚さが約50umの金属膜18を成膜する。

次に、図13(の)に示すように、金属膜18における素子構造体11のチップ分割領域

と対応する部分を選択的にエッチングして、P側電極15Aにおけるチップ分割領域を露出する。第3の実施形態においても、基板20の分離工程、n側電極17B及びポンディングパッド16の各成膜工程は素子構造体11に第1の保持膜42を設けた状態で行ない、P側電極15A、金属膜18の各成膜工程及び金属膜18に対するエッチング工程は、素子構造体11に第2の保持膜43を設けた状態で行なうため、素子構造体11の膜厚が例えば5μm程度と極めて薄り構造であっても、何ら不具合を生じることなく実施することができる。

[0125]

次に、図13(b)に示すように、第2の保持膜43に保持されたP側電極15Aにおける金属膜18からの露出領域(ダイシング領域)及びその下方をダイシングプレード50を用いて切断する。これにより、各素子構造体11は、平面サイズが例えば300μm角の発光ダイオードチップを得る。このとき、第2の保持膜43に対してはその途中までを切断する。

[0126]

次に、図18(c)に示すように、第2の保持膜48を約170℃に加熱することにより、第2の保持膜48に設けられた接着削層が発泡して各チップとの間の接着力が低下するため、第2の保持膜48から各チップが容易に剥離する。その後は、後工程であるタイス、無いボンディング等の組み立て工程で実装される。

[0127]

以上説明したように、第3の実施形態に係る製造方法によると、高輝度で、放熱性及び静 20電耐圧に優れ且つ直列抵抗が小さい発光ダイオード素子10を得ることができる。

[0128]

(第4の実施形態)

以下、本発明の第4の実施形態について図面を参照しながら説明する。

[0129]

図14は本発明の第4の実施形態に係る半導体発光素子であって、青色又は緑色等の短波 長発光が可能な発光ダイオード素子の断面構成を示している。図14において、図10に 示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。

[0130]

図14に示すように、第4の実施形態は、素子構造体11におけるP型半導体層14kP: 30 側電極15Aとの間に、それぞれが、例えば酸化シリコン(SiO₂) からなる第1誘電体層と酸化シリコンよりも屈折率が大きい酸化タンタル(TagOg) からなる第2誘電体層とが交互に積層されてなる複数のミラー構造体25が互いに間隔をおいて形成されていることを特徴とする。

[0131]

各ミラー構造体25は、第1誘電体層の厚さを80nmとし、第2誘電体層の厚さを58nmとし、これら第1誘電体層及び第2誘電体層を1周期としてその10周期分が積層されている。ここで、各誘電体層の厚さは、発光波長を470nmとし、光学波長を入としたときに、その入/4が反射率の最大となるように設計されている。

[0132]

ここで、活性層18は例えば量子井戸構造を有していても良い。活性層18において生成された例えば波長が470mmの育色発光光は、Pセ/AuからなるP側電極15A及び各ミラー構造体25により反射され、ITOからなるm側電極17Bを透過して外部に取り出される。

[0133]

このように、第4の実施形態によると、発光ゲイオード素子10を構成する素子構造体11の下側に、活性層13からの発光光に対する反射率が90%以上となるように設けられた金属からなるP側電極15Aと、該発光光に対する反射率か90%以上の高反射率を有する誘電体からなるミラー構造体25が形成されている。これにより、活性層13から出射される発光光はP側電極15A及びミラー構造体25により反射され、n型半導体層1

10

50

2 に設けられた透光性を持つ n 側電極 1 7 B を通して取り出されるため、光の取り出し効率を大幅に向上することができる。

[0134]

その上、 P 側電極 1 5 A における素子構造体 1 1 の反対側(下側)の面上には、単結晶からなる基板に代えて金属膜 1 8 を設けているため、活性層 1 3 で生じた熱は金属膜 1 8 を介して外部に放熱される。このように、G a N 系半導体からなる素子構造体 1 1 を成長させる単結晶基板に代えて金属膜 1 8 を設けていることにより、 放熱性が格段に向上するため、本実施形態に係る発光ゲイオード素子 1 0 の高出力動作が可能となる。また、サファイアのような絶縁性基板を有さないため、静電耐圧性も向上する。

[0135]

なお、第4の実施形態においては、ミラー構造体25に積層した誘電体膜を用いたが、これに限られず、例えばエピタキシャル成長したGのN系半導体がらなる積層膜を用い、互いに隣接する膜同士のアルミニウム(AI)やインジウム(In)の組成を変えて、互いに屈折率差を生じさせることにより、活性層13からの発光光を高い反射率で反射する構成としても良い。

[0136]

以下、前記のように構成された発光ダイオード素子10の製造方法について、図面を参照しながら説明する。

[0137]

図15(a)~図15(c)乃至図17(a)~図17(c)は本発明の第4の実施形態 に係る発光ダイオード素子の製造方法の工程順の断面構成を示している。

[0138]

まず、図15(の)に示すように、MOCVD法により、ウエハ状のサファイアからなる基板20の主面上に、n型AIGのNからなるn型半導体層12、InGのNからなるF型半導体層14を順次成長することにより、n型半導体層12、活性層13及びP型半導体層14を含む素子構造体11を形成する。

[0189]

続いて、素子構造体11、すなわちP型半導体層14の上に、例えばRFスパッタ法により、厚さが80mmの8i02 からなる第1誘電体層と厚さが53mmのTの2 0g からなる第2誘電体層とを1周期とし、その10周期分からなる誘電体積層膜を堆積する。続いて、堆積した誘電体積層膜に対して例えばフッ化水素酸(HF)を用いたウエットエッチングを行なうことにより、誘電体積層膜から互いに間隔をおいた複数のミラー構造体25を形成する。その後、電子ピーム蒸着法により、各ミラー構造体25及びP型半導体層14におけるミラー構造体25からの露出領域を含む全面にわたって、厚さが約50mmのPt層と厚さが約200mmのAu層とからなるP側電極15Aを形成する。

[0140]

次に、図15(h)に示すように、金めっき法により、 P 側電極15Aの上に、 該 P 側電極15AのAu層を下地層として厚さが約50μmの金属膜18を成膜する。

[0141]

10

30

20

40

エキシマレーが光を用いてもよい。さらには、レーが光源に代えて、波長が865nmである水銀ランプの輝線を用いてもよい。

[0142]

次に、図16(の)に示すように、塩酸等を用りたウエットエッチングによって熱分解層を溶配することにより、素子構造体11から基板20を分離して除去する。続いて、基板20を除去された素子構造体11にあけるの型半導体層12の活性層13の反対側の面上に、例えばRFスパッタ法によりITO膜を堆積し、堆積したITO膜をパターニングでの側電極17Bを形成する。さらに、形成したの側電極17Bの上に、例えば電子ピーム蒸着法により、Auからなる電極形成膜を蒸着し、蒸着した電極形成膜に対しての側電極17B上の一部分を覆うようにパターニングを行なって、電極形成膜からポンディングパッド16を形成する。なお、電極形成膜の膜厚は500mm以上、例えば約800mmとすることにより、ポンディングパッド16にワイヤポンディングが確実に実施されるようにする。また、ITO膜と電極形成膜とのパターニングは同時に行なってもよい。

[0143]

次に、図16(6)に示すように、ポンディングパッド16及びn側電極17Bを含めn型半導体層12の上に、例えば厚さが約100μmの高分子フィルムからなる第2の保持膜48には、その保持面に約.1%70℃の加熱により発泡して接着力が低下する接着削層を設けた、例えばポリエステルからなる高分子フィルムを用いる。

[0144]

次に、第1の保持膜42及び第2の保持膜43により保持された素子構造体11を約120℃に加熱する。この約120℃の加熱により、第1の保持膜42に設けられた接着削層が発泡して金属膜18との間の接着力が低下するため、図16(c)に示すように、第1の保持膜42は金属層18から容易に分離される。このとき、金属層18の表面には第1の保持膜42の接着剤が残るおそれはない。

[0145]

次に、図17(の)に示すように、金属膜18にあける素子構造体11のチップ分割領域と対応する部分を選択的にエッチングして、P側電極15Aにあけるチップ分割領域を露出する。第4の実施形態においても、基板20の分離工程、N側電極17B及びボンディングパッド16の各成膜工程は素子構造体11に第1の保持膜42を設けた状態で行ない、P側電極15A、金属膜18の各成膜工程及び金属膜18に対するエッチング工程は、素子構造体11に第2の保持膜43を設けた状態で行なうため、素子構造体11の膜厚が例えば5μm程度と極めて薄い構造であっても、何ら不具合を生じることなく実施することができる。

[0146]

次に、図17(6)に示すように、第2の保持膜48に保持されたP側電極15Aにおける金属膜18からの露出領域(ダイシング領域)及びその下方をダイシングプレード50を用いて切断する。これにより、各素子構造体11は、平面サイズが例えば300μm角の発光ダイオードチップを得る。このとき、第2の保持膜43に対してはその途中までを切断する。

[0147]

次に、図17(c)に示すように、第2の保持膜43を約170℃に加熱することにより、第2の保持膜43に設けられた接着削層が発泡して各チップとの間の接着力が低下する ため、第2の保持膜43から各チップが容易に剥離する。その後は、後工程であるダイス ポンディング等の組み立て工程で実装される。

[0148]

以上説明したように、第4の実施形態に係る製造方法によると、高輝度で、放熱性及び静 電耐圧に優れ且つ直列抵抗が小さい発光ダイオード素子10を得ることができる。

[0149]

なお、ミラー構造体 2.5 は、酸化シリコン(SiO<sub>2</sub> )と酸化タンタル(To<sub>2</sub>O<sub>5</sub>)

10

20

. . 55.5

ያስ

40

との積層構造に限られず、第 2 誘電体層を構成する高屈折率材料である酸化タンタルに代えて、酸化チタン(TiO₂)、酸化ニオプ(Nb $_2$ О $_5$ ) 又は酸化八フニウム( $_1$  + O $_2$ ) を用いてもよい。

[0150].

また、誘電体からなる積層膜に代えて、窒化アルミニウムポリウムインデウム( $A_1 \times G$   $C_2 \times I_1 \cap I_2 \times I_2 \times I_3 \cap I_4 = X_1 \times I_4 \times I_4 \times I_4 \times I_5 \cap I_4 \times I_4 \times I_5 \cap I_4 \times I_5 \cap I_4 \times I_5 \cap I_5$ 

[0151]

なお、第1~第4の実施形態において、基板20の主面の面方位は特に限定されず、例えばサファイアの場合には、典型的な(0001)面や、さらには典型的な面からわずかにずれた面方位(オフオリエンテーション)を持たせてもよい。

[0:1.52]

また、基板20上に成長する素子構造体11の結晶成長法は、MOCVD法に限られず、例えば、分子線エピタキシャル成長(MBE)法又はハイドライド気相成長(HVPE)法でもよい。また、これらの3つの成長法を各半導体層に応じて適宜使い分けてもよい。 【0153】

また、GのN系半導体からなる案子構造体11は、照射光を吸収する層が案子構造体11 に含まれていれば良く、必ずしも照射光を吸収する層が基板20と接している必要はない。また、照射光を吸収する半導体層の組成は、例えばAIGのN又はInGのN等の任意の組成を持つIII-V族窒化物半導体であればよい。

[0154]

また、基板20と素子構造体11との間に、InGのN又は区nOのように、GのNよりも禁制帯幅が小さり光吸収層を設けてもより。このようにすると、照射光の吸収が光吸収層により促進されるため、低出力の照射光でも光吸収層が分解される。

[0155]

また、レーザ光等は、基板20を保持膜41等の接着力が低下しなり程度に加熱しながら 照射してもよい。このようにすると、基板20と素子構造体11との間の熱膨張係数の差 によるストレスを緩和しながら素子構造体11の半導体層を熱分解できるため、素子構造 体11に発生するクラックを防止することができる。

[0156]

さらには、光照射工程の前が後に、素子構造体11の上に基板20及び素子構造体11との扱いを容易とするように、高分子材料フィルムに代えて、例えばシリコン(8i)、ヒ化ガリウム(GaAS)、リン化インジウム(InP)、リン化ガリウム(GaP)等の半導体がらなる保持基板、又は銅(Cu)等の金属がらなる保持基板を貼り合わせ、さらには除去してもよい。

[0157]

また、第2~第4の実施形態においても、第1の実施形態の一変形例と同様に、基板20 と下地層との間に熱分解層を形成した後に、素子構造体11を再成長してもよい。

[0158]

また、第1、第3及び第4の実施形態においても、第2の実施形態と同様に、チップの周縁部に電流狭窄膜を設けても良い。

[0159]

【発明の効果】

本発明に係る半導体発光素子及びその製造方法によると、素子構造を含む半導体積層膜が成長した基板を除去し、代わりに、比較的に厚膜の金属膜を設けるため、基板が残された

10

20

30

40

状態と比べて該基板による発光光の吸収を抑制できる。その結果、半導体積層膜における金属膜の反対側の面からより多くの発光光を取り出すことが可能となる。また、基板を除去して金属膜を設けるため、直列抵抗を低減できる上に、放熱性が大幅に改善され且つ静電耐圧が大きくなる。

[0160]

本発明に係る半導体発光素子の実装方法によると、半導体積層膜の膜厚が例えば数μm以下と極めて小さい場合でも、膜状の保持部材を半導体積層膜に貼った状態でダイスポンディングを行なえるため、極めて薄い半導体発光素子を実装することが可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体発光素子を示す構成断面図である。

【図2】(の)~(d)は本発明の第1の実施形態に係る半導体発光素子の製造方法を示す工程順の構成断面図である。

【図3】(a)~(d)は本発明の第1の実施形態に係る半導体発光素子の製造方法を示す工程順の構成断面図である。

【図4】本発明の第2の実施形態に係る半導体発光素子を示す構成断面図である。

【図5】(a)~(c)は本発明の第2の実施形態に係る半導体発光素子の製造方法を示す工程順の構成断面図である。

【図6】(a)~(c)は本発明の第2の実施形態に係る半導体発光素子の製造方法を示す工程順の構成断面図である。

【図7】(a)~(c)は本発明の第2の実施形態に係る半導体発光素子の製造方法を示 20 す工程順の構成断面図である。

【図8】(a)~(c)は本発明の第2の実施形態の一変形例に係る半導体発光素子を示し、(a)は構成断面図であり、(b)は8EMによるチップ表面の顕微鏡写真であり、(c)は発光状態にあるチップ表面の写真である。

【図9】本発明の第2の実施形態の一変形例に係る半導体発光素子の発光スペクトルを示すグラフである。

【図10】本発明の第3の実施形態に係る半導体発光素子を示す構成断面図である。

【図11】 (a) ~ (c) は本発明の第3の実施形態に係る半導体発光素子の製造方法を示す工程順の構成断面図である。

【図12】(c.)~(c)は本発明の第3の実施形態に係る半導体発光素子の製造方法を 30 示す工程順の構成断面図である。

【図13】 (a) ~ (c) は本発明の第3の実施形態に係る半導体発光素子の製造方法を示す工程順の構成断面図である。

【図14】本発明の第4の実施形態に係る半導体発光素子を示す構成断面図である。

【図15】(co)~(c)は本発明の第4の実施形態に係る半導体発光素子の製造方法を示す工程順の構成断面図である。

【図16】(a)~(c)は本発明の第4の実施形態に係る半導体発光素子の製造方法を示す工程順の構成断面図である。

【図17】(c)~(c)は本発明の第4の実施形態に係る半導体発光素子の製造方法を示す工程順の構成断面図である。

【図18】第1の従来例に係る発光ダイオード素子を示す構成断面図である。

【図19】第2の従来例に係る発光ダイオード素子を示す構成断面図である。

【符号の説明】

10 発光ダイオード素子

11 案子構造体(半導体積層膜)

12 n型半導体層

12A n型半導体層

13 活性層

13A 活性層

14 P型半導体層

50


40

1 4 A P型半導体層 1 5 P側電極(ITO) P側電極 (Pt/Au) 1 5 A P側電極(Pt) 1 5 B 1 6 ポンティングバッド 1 7 n 側電極 (Ti/Au) 17A n側電極(Ti/Al) 1 7 B n側電極(ITO) 1 8 金属膜 基 板 2 0 半田材 2 1 2 2 パッケージ 電流狭窄膜 2 3 2 4 めっき下地層 2 5 ミラー構造体 4 1 保持膜 4 2 第1.の保持膜 4 3 第3の保持膜 5 0 ダイシングプレード コレット 5 1


10

20


# 【図1】





# [ 🖾 2 ]




 $G_{i,\ell}$ 









[23]




【図4】





[図5]





















【図7】








[28]









[29]




[図10]





[図11]





















[図13]















[**2**15]










[図16]










[図17]








[図18]



[図19]



### フロントペープの続き

 (72)発明者
 上田 哲三

 大阪府門真市大字門真 1 0 0 6 番地
 松下電器産業株式会社内

 ドターム(参考) 5F041 AA03 AA31 AA33 CA04 CA05 CA12 CA22 CA34 CA49 CA57 CA65 CA74 CA76 CA76 CA77 CA83 CA88 CA92 CB02 CB15 CB36

DA07